AR# 71326

Zynq UltraScale+ MPSoC のデザイン アドバイザリ: 2017.x、2018.1、および 2018.2 FSBL で一部の RSA_EN eFUSE がチェックされない

説明

UG1085 より: 

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug1085-zynq-ultrascale-trm.pdf

RSA_EN eFUSE は 15 個あり、いずれかがプログラムされると、デバイスが起動される際にハードウェアの信頼のルート (Hardware Root of Trust) が使用されるようになります。 

注記: eFUSEs のいずれかがプログラムされる場合は、RSA を使用してすべてのブートが認証されるようになっている必要があります。ザイリンクスでは 15 個すべての eFUSE をプログラムすることをお勧めしています。

これらの eFUSE は 22 行目、[25:11] 列にあります。

FSBL は 25 および 24 列のみをチェックして、RSA_EN が本当にプログラムされているかどうかを確認します。

ユーザーがこれら 2 つの eFUSE の 1 つをプログラムしていないと、FSBL コードで読み込まれたパーティションに RSA が必要であることが検出されず、FSBL で読み込まれるパーティションが認証されなくなります。 

ソリューション

この問題は、CSU ROM または XilSecure ライブラリには影響しません。 影響するのは FSBL のみです。

これは、ザイリンクスのガイダンスに従って 15 個すべての eFUSE をプログラムしない場合に発生するセキュリティの問題です。

FSBL は 2018.3 リリースには修正され、15 個すべての RSA_EN eFUSE がチェックされるようになる予定です。

AR# 71326
日付 08/03/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
ツール 詳細 概略