UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71355

UltraScale FPGA Gen3 Integrated Block for PCI Express の Vivado ILA 使用法ガイド

説明

このアンサーは、UltraScale FPGA Gen3 Integrated Block for PCI Express コアの Vivado ILA 使用法ガイドをダウンロード可能な PDF で提供します。

アンサーはウェブ ベースであり、情報は随時更新されます。この PDF の最新版は、このアンサーから入手できます。

 

このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

PCIe リンク トレーニングおよびスタビリティの問題が、リンク間接続に関する問題の大部分を占めています。    

このアンサーに添付されている資料には、ザイリンクス Vivado Design Suite でこれらの問題をデバッグする使用ケースが説明されています。 

この資料は、UltraScale FPGA Gen3 Integrated Block for PCI Express コアでリンク トレーニング デバッグ信号をキャプチャしてデバッグする場合の Vivado ILA の使用方法に焦点を当てています。

このドキュメントでは、リンク トレーニングの問題の背景について詳細に説明していません。

 

改訂履歴

2018/07/24 - 初版

 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx_Answer_71355_Vivado_ILA_usage_in_Ultrascale_PCIe_Integrated_Block.pdf 1 MB PDF
AR# 71355
日付 07/24/2018
ステータス アクティブ
種類 一般
IP
このページをブックマークに追加