UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71374

MIPI D-PHY - UltraScale+ デバイス - 同じバンクにある 2 つの IP インスタンスを同時にリセットする必要がある

説明

同じバンクに D-PHY インスタンスが 2 つ配置されているデザインで、これらのインスタンスを別々にリセットすると問題が発生する可能性があります。

なぜこの問題が発生するのですか。

ソリューション

同じバンクに複数の D-PHY IP が配置されていると、これらが独立している場合、同時にリセットする必要があります。

これは (UG571) で説明されているシリコンの制限事項が原因です。





アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
54550 LogiCORE IP MIPI D-PHY - Vivado 2015.3 およびそれ以降のバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 71374
日付 07/27/2018
ステータス アクティブ
種類 一般
デバイス
  • Kintex UltraScale+
  • Virtex UltraScale+
  • Zynq UltraScale+ MPSoC
  • Zynq UltraScale+ RFSoC
IP
  • MIPI D-PHY
このページをブックマークに追加