UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71427

AXI Bridge for PCI Express Gen3 / UltraScale FPGA Gen3 Integrated Block for PCI Express / DMA Subsystem for PCI Express (Vivado 2018.2) - 「ERROR: [DRC REQP-1910] PCIE31_invalid_MCAPPERSTxB_driver」というエラー メッセージが表示される

説明

AXI Bridge for PCI Express Gen3 コアで専用リセット配線がイネーブルになっていて、ロジックを sys_rst に駆動すると、opt_design 実行中に次の DRC がトリガーされます。 

この例には、専用リセット配線がイネーブルになっている sys_rst ポートを駆動している LUT1 があります。

ERROR: [DRC REQP-1910] PCIE31_invalid_MCAPPERSTxB_driver: axi_pcie3_0/inst/pcie3_ip_i/inst/pcie3_uscale_top_inst/pcie3_uscale_wrapper_inst/PCIE_3_1_inst pin MCAPPERST0B has an invalid driver LUT1.
Only a direct connection from a Port or IBUF/IBUF_ANALOG may drive this pin.

この問題は、AXI Bridge for PCI Express Gen3 / UltraScale FPGA Gen3 Integrated Block for PCI Express / DMA Subsystem for PCI Express で発生します。


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536)ザイリンクス PCI Express ソリューション センター

ソリューション

コアが基本モードになっていて、Tandem をサポートする PCIe ブロック ロケーションを使用していると、専用リセット配線がデフォルトでイネーブルになります。

推奨ガイドラインは次のようになります。

コアのコンフィギュレーション GUI で、[Use dedicated PERST routing Resources] のチェック ボックスをオフにします。

改訂履歴

2018/09/03 - 初版

AR# 71427
日付 09/03/2018
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加