AR# 71531

UltraScale/UltraScale+ DDR4 DDR3 の保存後復元機能で、マルチビットの ECC エラーが発生する

説明

問題の発生したバージョン: DDR4 2018.2、v2.2 (rev 5)、DDR3 2018.2 V1.4 (Rev 5)

修正バージョン: DDR4 の場合は (Xilinx Answer 69035) を参照、DDR3 の場合は (Xilinx Answer 69036) を参照


FPGA リコンフィギュレーションにあるセルフ リフレッシュ モードの保存復元機能を使用した DDR4 または DDR3 のマルチランク メモリ インターフェイスで、復元後にマルチビット ECC エラーが発生する可能性があります。

ECC エラーは、PHY の ODELAY レジスタが間違って復元されているために発生します。

復元ロジックは、PHY ODELAY レジスタに、ランク ポインターと一致しないランクのタップ値を読み込みます。

このため、DRAM に間違って書き込みが実行され、マルチビット ECC エラーが発生しています。

ソリューション

この問題の修正は、Vivado 2018.3 リリースで提供されています。

これよりも古いバージョンの Vivado のパッチは、利用可能になり次第、このアンサーに添付される予定です。

  • 2016.4
  • 2017.4
  • 2018.1

すぐにサポートが必要な場合は、ザイリンクスのテクニカル サポートまでご連絡ください。

改訂履歴

2018/09/10 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR71531_Vivado_2016_4_preliminary_rev3.zip 5 MB ZIP
AR71531_Vivado_2018_1_preliminary_rev1.zip 4 MB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
AR# 71531
日付 10/22/2019
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール 詳細 概略
IP 詳細 概略