UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7155

8.1i Floorplanner - 「Misaligned BUFT output signals at RXXCXX」というエラー メッセージが表示される

説明

キーワード : misalign, 2.1i, 3.1i, 6.1i, 7.1i, signal, 信号

Floorplanner を使用してフロアプランをした 2V1000 デザインを開き、[Floorplan] --> [Check Floorplan] をクリックすると次のようなエラーおよび警告メッセージが多数表示されます。

"Misaligned BUFT output signals at RXXCXX.
Placement of RPM DATA_PATH1.fsb_data_path1.data_protocol_e1.wr_count_cry[0] does not correspond with its RLOC parameters.
Placement of RPM DATA_PATH1.ib_ob_data_path1.in_order_q_ctrl1.fsb_wr_seq_counter_0] does not correspond with its RLOC parameters."

次に縮小してデザイン全体を選択し、IOB を拡張表示して IOB を選択し、移動してから元の場所に戻して [Check Floorplan Warnings] ウィンドウで [Recheck] をクリックすると、次のエラー メッセージのみが表示されます。

Misaligned BUFT output signals at R64C*.1"

フロアプランのデザインを移動したあとに、このような警告とエラー メッセージが表示されなくなるのはなぜですか。

ソリューション

この問題は、次のソフトウェア リリースで修正される予定です。
AR# 7155
作成日 08/21/2007
最終更新日 06/17/2008
ステータス アーカイブ
タイプ 一般