AR# 71718

DMA/Bridge Subsystem for PCI Express および UltraScale+ PCI Express Integrated Block (Vivado 2018.2) - XAZU5EV-SFVC784-1Q-q デバイスで x4 Gen3 Root Port IP を生成できない

説明

問題の発生したバージョン:

  • DMA / Bridge Subsystem for PCI Express v4.1 (Rev. 1) - (Vivado 2018.2)
  • UltraScale+ PCI Express Integrated Block v1.3 (Rev. 3) - (Vivado 2018.2)

修正バージョンおよびその他の既知の問題: DMA Subsystem for PCI Express (Xilinx Answer 65443) / UltraScale+ PCI Express Integrated Block (Xilinx Answer 65751)

これらの問題は、前のバージョンのコアでも発生していた可能性があります。

このアンサーで提供されている緊急パッチでは、次に示す問題の修正および改善点が含まれています。

DMA/Bridge Subsystem for PCI Express v4.1 (Rev. 1) - (Vivado 2017.2) および UltraScale+ PCI Express Integrated Block v1.3 (Rev. 3) - (Vivado 2018.2)

  • 修正点: XAZU5EV-SFVC784-1Q-q で x4 gen3 RP を生成できるようにした

このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

このアンサーにリストされている問題は、コアの今後のリリースで修正される予定です。

パッチのインストール手順は、添付されているパッチ ファイルの patch_readme ディレクトリの説明を参照してください。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR71718_Vivado_2018_2_preliminary_rev2.zip 6 MB ZIP
AR# 71718
日付 02/28/2019
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP