UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7172

Virtex JTAG - Virtex デバイスでリードバック検証を行う方法

説明

キーワード : Virtex, readback, JTAG, readback verify, リードバック, 検証

重要度 : 重要

概要 :
Virtex デバイスでリードバック検証を行う手順を説明します。

ソリューション

1

リードバック検証を行うには、次の手順に従ってください。

1. JTAG IR に CFG_IN 命令を読み込み、SDR に移動します。

2. パケットをシフトインし、フレーム開始アドレスを FAR に書き込みます。 フルチップ リードバックの場合、CLB 列 0 のフレーム 0 になります。

3. パケットをシフトインし、RCFG コマンドを CMD レジスタに書き込みます。

4. パケット ヘッダをシフトインし、FDRO (Frame Data Output Register) の読み込みを要求します。 ワード数は、読み込むフレームの数が反映されている必要があります。 ワード数が 2048 を超える場合、2 部ヘッダ (タイプ I の後にタイプ II が続くなど) を使用する必要があります。

5. 余分の 32 ビットをシフトインします。 このビットはパケット プロセッサを介してパイプラインを処理します。 その後、RTI に戻ります。

6. JTAG IR に CFG_OUT 命令を読み込み、SDR に移動します。

7. TCK を送り、TDO を読み込みます。 リードバック データが現れる前に意味のない 32 ビット ワードが若干現れます。

8. ブロック RAM (BRAM) データおよび CLB データを読み込む場合、最初の CLB アドレスを適切な BRAM アドレスに置き換えて手順 1 - 7 を繰り返します。 BRAM は個別にアドレス指定する必要があります。 BRAM リードバックはアクティブなシステムの BRAM 操作と一致する必要があります。 このため、BRAM リードバックを行う前にシステムを停止させることをお勧めします。

2

ザイリンクス JTAG Programmer 3.2i 以降で Virtex デバイスのリードバック検証がサポートされます。
AR# 7172
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般