AR# 71732

UltraScale+ PCI Express Integrated Block (Vivado 2018.2) - straddle オプションが無効になっている場合における Internal Tag Management モードでの pcie_rq_tag_vld1 の動作

説明

[Internal Tag Management] が有効で straddling オプションは無効のデザインでは、s_axis_rq_* インターフェイスで連続読み出しが開始されると pcie_rq_tag_vld1 がアサートされます。

しかし、『UltraScale+ Device Integrated Block for PCI Express 製品ガイド』 (PG213) に次のような記載があり、pcie_rq_tag_vld1 はアサートされないはずです。

When Straddle option is disabled, only pcie_rq_tag_vld0 is used. (Straddle オプションが無効の場合、pcie_rq_tag_vld0 のみが使用されます。)


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536)ザイリンクス PCI Express ソリューション センター

ソリューション

『UltraScale+ Device Integrated Block for PCI Express 製品ガイド』 (PG213) の記載は間違っています。この記載は、(PG213) の次のリリースで次のようにアップデートされる予定です。

Use of pcie_rq_tag_vld0 & pcie_rq_tag_vld1 are orthogonal to whether the 'Straddle' option is enabled. The PCIe core could use either of the vld0/vld1 ports to showcase the valid tags. (pcie_rq_tag_vld0 および pcie_rq_tag_vld1 の使用は、Straddle オプションが有効になっているかどうかに関係しません。PCIe コアでは、有効なタグを示すために vld0 または vld1 ポートのいずれかを使用できます。)

改訂履歴

2018/11/21 - 初版

AR# 71732
日付 11/21/2018
ステータス アクティブ
種類 一般
デバイス
IP