UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71894

Virtex UltraScale+ HBM Controller - 2018.3 バージョンにおける DRAM_y_STAT_TEMP ポート動作の変更

説明

問題の発生したバージョン: HBM v1.0 (Rev. 2)

修正バージョン: (Xilinx Answer 69267) を参照

HBM IP の 2018.3 バージョンでは、DRAM_y_STAT_TEMP ポート動作が変更されました。

2018.2 バージョンでは、STAT_TEMP 出力によって HBM メモリ スタックに必要な更新間隔がレポートされたため、ユーザーはおよその温度範囲を予想できました。

2018.3 バージョンでは、STAT_TEMP 出力は 7 ビット幅で、摂氏の HBM メモリ スタック温度になりました。

2 つの HBM スタックがイネーブルになっており、温度が 5℃ を上回る場合、2 つのスタックのうちで高い方がレポートされます。

温度が 5℃ を下回る場合は、2 つのスタックのうちで低い方がレポートされます。

温度アップデート レートは、IP GUI の [HBM Configuration Selection] タブの [Temperature Polling Interval on APB-0] フィールドで制御可能です。


 

ソリューション

『AXI High Bandwidth Memory Controller 製品ガイド』 (PG276) の次のリリースでは、2018.3 リリースでの新しい動作を反映するように表 5 の DRAM_y_STAT_TEMP の説明がアップデートされる予定です。

改訂履歴

2019/01/07 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69267 Virtex UltraScale+ HBM Controller - リリース ノートおよび既知の問題 N/A N/A
AR# 71894
日付 01/08/2019
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加