UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 71895

Virtex UltraScale+ HBM Controller - IP で [Write DQ Parity] が有効になっている場合にメモリ ファイルを変更する必要がある

説明

問題の発生したバージョン: HBM v1.0

修正バージョン: (Xilinx Answer 69267) を参照

HBM IP で [Write DQ Parity] が有効になっている場合、機能を完全に動作させるために GUI の特定のファイルを変更する必要があります。

ソリューション

HBM 階層内には、変更が必要な *.mem ファイルが 2 つあります。

インプリメンテーションに対しては、次のファイルを変更します。

  • project.srcs/sources_1/ip/hbm_0/hdl/rtl/xpm_internal_config_file_X.mem

シミュレーションに対しては、次のファイルを変更します。

  • project.srcs/sources_1/ip/hbm_0/hdl/rtl/xpm_internal_config_file_sim_X.mem

いずれの場合も、ファイル名の X はターゲット HBM スタックを示しており、0 または 1 になります (両方のスタックがイネーブルの場合)。

機能を有効にするには、各メモリ コントローラーに対して 2 つの行を追加する必要があります。これらの行は、*.mem ファイルの一番上近くに配置してください。

最初の行でメモリ コントローラー アドレスを指定し、2 番目の行で書き込み DQ パリティ パスを有効にします。

[Memory Controller Register Address]
FFFF_FFFF

メモリ コントローラーとアドレス指定のマッピングは、次のとおりです。

メモリ コントローラーアドレス
MC0/MC80011_2c00
MC1/MC90019_2c00
MC2/MC100013_2c00
MC3/MC11001b_2c00
MC4/MC120015_2c00
MC5/MC13001d_2c00
MC6/MC140017_2c00
MC7/MC15001f_2c00


例:

MC10、MC11、および MC15 でスタック 1 に対して書き込み DQ パリティを有効にするには、次の手順に従います。

1) Vivado 外で変更するため、project.srcs/sources_1/ip/hbm_0/hdl/rtl/xpm_internal_config_file_1.mem および project.srcs/sources_1/ip/hbm_0/hdl/rtl/xpm_internal_config_file_sim_1.mem ファイルを開きます。

2) 各 *.mem ファイルの一番上に次の行を追加し、変更を保存します。

0013_2c00
ffff_ffff
001b_2c00
ffff_ffff
001f_2c00
ffff_ffff



注記: IP をリコンフィギュレーションして出力ファイルを再生成すると、これらのファイルは上書きされるため、再度変更する必要があります。


改訂履歴:

2019/01/07 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69267 Virtex UltraScale+ HBM Controller - リリース ノートおよび既知の問題 N/A N/A
AR# 71895
日付 01/08/2019
ステータス アクティブ
種類 一般
デバイス
ツール
IP
このページをブックマークに追加