AR# 72034

DMA / Bridge Subsystem for PCI Express および UltraScale+ PCI Express Integrated Block (Vivado 2018.3) - xqzu5ev-ffrb900-1M-m デバイスで Gen2 (5.0 GT/s) および 125MHz AXI クロック周波数の場合にエンドポイントを生成できない

説明

問題の発生したバージョン:

  • DMA / Bridge Subsystem for PCI Express v4.1 (Rev. 2) - (Vivado 2018.3)
  • UltraScale+ PCI Express Integrated Block v1.3 (Rev. 4) - (Vivado 2018.3)

修正バージョンおよびその他の既知の問題:  

DMA Subsystem for PCI Express (Xilinx Answer 65443) / UltraScale+ PCI Express Integrated Block (Xilinx Answer 65751)

このアンサーで提供されているパッチには、次に示す問題の修正が含まれています。

  • バグ修正: xqzu5ev-ffrb900-1M-m デバイスで Gen2 (5.0 GT/s) および 125 MHz AXI クロック周波数を使用できるよう修正

ソリューション

このアンサーにリストされている問題は、コアの今後のリリースで修正される予定です。

パッチのインストール手順は、添付されているパッチ ファイルの patch_readme ディレクトリの説明を参照してください。

注記: [問題の発生したバージョン] 列には、問題が最初に見つかったバージョンを示しています。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴

2019/02/15 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR72034_Vivado_2018_3_preliminary_rev1.zip 9 MB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

AR# 72034
日付 02/22/2019
ステータス アクティブ
種類 既知の問題
デバイス
ツール
IP