UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 72471

UltraScale+ FPGA Gen3 Integrated Block for PCI Express (Vivado 2019.1) - 統合デバッグ機能およびユーザー ガイド

説明

このアンサーでは、UltraScale+ FPGA の Gen3 Integrated Block for PCI Express コアの統合デバッグ機能およびユーザー ガイドをダウンロード可能な PDF で提供します。

アンサーはウェブ ベースであり、情報は随時更新されます。

この PDF の最新版は、このアンサーから入手できます。



このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) PCI Express のザイリンクス ソリューション センター

ソリューション

このアンサーに添付されている資料は、Vivado 2019.1 の UltraScale+ FPGA Gen3 Integrated Block for PCI Express コアに含まれる使いやすさを向上する統合機能を説明しています。

これらの機能はスクリーンショットを使用して詳しく説明されており、その実装と使用方法を理解するのに役立ちます。

この資料では、Vivado 2019.1 の次の統合デバッグ オプションの使用方法を詳細に説明しています。


  • JTAG デバッガーのイネーブル
  • インシステム IBERT のイネーブル
  • Gen3 モードのデスクランブラーのイネーブル

改訂履歴

2019/06/25 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
Xilinx_Answer_72471_PCIe_EoU_Debug_2019_1_Ver1.pdf 3 MB PDF
AR# 72471
日付 06/25/2019
ステータス アクティブ
種類 一般
ツール
IP
このページをブックマークに追加