UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 72655

AXI Bridge for PCI Express - XC7Z012S デバイスでサポートされる最大リンク幅およびリンク スピード

説明

AXI Bridge for PCI Express IP の変更ログには、Gen2x2 が XC7Z012S デバイスでサポートされることが記載されています。

ただし、Gen2x2 コンフィギュレーション向けに生成された IP をインプリメントすると、Vivado でエラーが発生します。


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536)ザイリンクス PCI Express ソリューション センター

ソリューション

変更ログには誤植があります。サポートされる最大幅とリンク スピードは Gen1x2 のみです。

最大リンク幅とリンク スピードに関するこの制限は、AXI-PCIe Gen2 IP コアにのみ適用されます。

Integrated Block for PCIe IP コアでは、このデバイスは Gen2x4 をサポートします。

改訂履歴

2019/08/22 - 初版

AR# 72655
日付 08/22/2019
ステータス アクティブ
種類 一般
デバイス
ツール 詳細 概略
IP
このページをブックマークに追加