AR# 72690

UltraScale+ FPGA Integrated Endpoint Block for PCI Express (Vivado 2019.1) - ATS リクエストのコンプリーションを受信したときに PCIe コアによりエラー コード 05 が返される

説明

問題の発生したバージョン: v1.3 Rev5 (Vivado 2019.1)

修正バージョンおよびその他の既知の問題: (Xilinx Answer 65751)

 

End Point が ATS リクエストのコンプリーションを受信すると、PCIe ハード ブロックにより TLP にエラー コード 05 が示されることがあります。

『UltraScale+ Devices Integrated Block for PCI Express LogiCORE IP 製品ガイド』 (PG213) では、エラー コード 05 は次のように説明されています。

「開始アドレスのエラーを示します。コンプリーション TLP ヘッダーの下位アドレスが、そのリクエストの次に予想されるバイトの開始アドレスと一致しませんでした。
ユーザーアプ リケーションは、ディスクリプターに続くすべてのデータを破棄する必要があります。さらに、ディスクリプターの Request Completed ビットがセットされていない場合は、Request Completed ビットがセットされたコンプリーションデ ィスクリプターを受信するまで、このタグの後続コンプリーションに対応するデータを破棄し続ける必要があります。
Request Completed ビットがセットされたコンプリーションデ ィスクリプターを受信すると、ユーザーアプ リケーションは対応するリクエストのすべてのステートを破棄できます。」


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

これは、4 KB 境界を越える場合のシリコンでの既知の問題です。この問題を回避するには、ATS リクエストに対するエラー コード 0x5 は無視してください。

改訂履歴

2019/10/11 - 初版

AR# 72690
日付 10/11/2019
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
IP