AR# 72702

|

UltraScale/UltraScale+ PCI Express Integrated Block - 割り込みデバッグ ガイド

説明

このアンサーでは、UltraScale および UltraScale+ デバイスをターゲットとする次の IP 用の割り込みデバッグ ドキュメントをダウンロード可能な PDF 形式で提供します。
 
  • UltraScale FPGA Integrated Endpoint Block for PCI Express
  • UltraScale+ FPGA Integrated Endpoint Block for PCI Express
  • DMA/Bridge Subsystem for PCI Express
  • AXI Bridge Subsystem for PCI Express
アンサーはウェブ ベースであり、情報は随時更新されます。

この PDF の最新版は、このアンサーから入手できます。
 

このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

ソリューション

このアンサーに添付されている「UltraScale および UltraScale+ PCIe 割り込みデバッグ ガイド」をダウンロードしてください。
 
このドキュメントでは、UltraScale および UltraScale+ デバイスをターゲットとする異なる IP コアでのレガシ、MSI、および MSI-x 割り込みの初期化に関連する手順を説明します。

(Xilinx Answer 58495) も参照してください。理論的な背景と、7 Series Integrated Block IP コアでレガシおよび MSI 割り込みを初期化する手順が説明されています。

改訂履歴
2020/09/20 - 初版
 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
v13S_Xilinx_Answer_72702_LFAR_Interrupts.pdf 1 MB PDF
AR# 72702
日付 09/20/2020
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP 詳細 概略
People Also Viewed