AR# 72789

UltraScale/UltraScale+ DDR3/DDR4 IP - 高周波数保存/復元サイクルを複数回実行する場合のガイドライン

説明

問題の発生したバージョン: DDR4 2016.3 v2.1 および DDR3 2016.3 v1.3

修正バージョン: DDR4 の場合は (Xilinx Answer 69035) を参照、DDR3 の場合は (Xilinx Answer 69036) を参照

このアンサーでは、短時間にキャリブレーション データの保存/復元サイクルを複数回実行する場合のガイドラインを示します。

短時間にキャリブレーション データの保存/復元サイクルを何百回も実行すると、復元後にデータ エラーが発生します。

これはキャリブレーション データの丸め計算が蓄積、復元後の動作点が最適なものにならないことが原因です。

ソリューション

復元後のデータ エラーを回避するため、セルフリフレッシュの前に新しいキャリブレーション データを保存するのではなく、FPGA の最初のパワーオン リセット後に保存された元のキャリブレーション結果を使用することをお勧めします。

元のキャリブレーション データを使用すると、復元データによりメモリ インターフェイスが有効な動作点に返されます。

温度または電圧の変動は、PHY の DCI キャリブレーションおよび通常の動作を再開する前に実行される DQS ゲート キャリブレーション段階により、自動的に処理されます。

FPGA の電源を切るまで元のキャリブレーション データを使用し、次の電源投入および FPGA のコンフィギュレーション サイクル時に新しいキャリブレーション結果を保存します。

改訂履歴

2019/10/14 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
69035 UltraScale/UltraScale+ DDR4 - リリース ノートおよび既知の問題 N/A N/A
69036 UltraScale/UltraScale+ DDR3 - リリース ノートおよび既知の問題 N/A N/A
AR# 72789
日付 10/14/2019
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール
IP