AR# 73051

2019.1/2019.2 Zynq UltraScale+ MPSoC VCU - 低減レイテンシの HEVC エンコード ストリームをデコード中に高デコーダー レイテンシ数が表示される

説明

低減レイテンシの HEVC エンコード ストリームをデコード中に、高デコーダー レイテンシ数が表示されるのはなぜですか。

パイプラインの例:

  1. 最新の 2019.2 VCU TRD イメージをブートします。

  2. GST_DEBUG="*omx*:8" GST_DEBUG_FILE=trace.log gst-launch-1.0 -v v4l2src io-mode=4 device=/dev/video0 ! video/x-raw, width=1920, height=1080, format=NV12, framerate=60/1 ! omxh265enc control-rate=low-latency target-bitrate=20000 filler-data=0 prefetch-buffer=TRUE ! video/x-h265, alignment=au ! queue max-size-buffers=0 ! omxh265dec low-latency=1 ! queue max-size-bytes=0 ! fpsdisplaysink name=fpssink text-overlay=false 'video-sink=kmssink bus-id=a0070000.v_mix plane-id=30 hold-extra-sample=1 show-preroll=false sync=true' sync=true -v

  3. cat trace.log | grep latency

ソリューション

これは、Zynq UltraScale+ MPSoC - LogiCORE H.264/H.265 Video Codec Unit (VCU) での既知の問題で、HEVC モードで低減レイテンシのエンコード ビットストリームをデコードすると発生します。

この問題は、Decoded Picture Buffer (DPB) モードの変更が原因で発生しました。

  • 2019.1 - (Xilinx Answer 72324) から PetaLinux レシピおよびパッチをダウンロードして適用すると、この問題を回避できます。
  • 2019.2 - (Xilinx Answer 73019) から PetaLinux レシピおよびパッチをダウンロードして適用すると、この問題を回避できます。
  • 2020.1 - この問題は、2020.1 以降のバージョンで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

AR# 73051
日付 12/19/2019
ステータス アクティブ
種類 既知の問題
ツール
IP