AR# 73227

LogiCORE IP Video Processing Subsystem (VPSS) - 2019.2 で ZCU104 ボードのサンプル アプリケーションが実行されない

説明

『Video Processing Subsystem 製品ガイド』 (PG231) の手順に従って ZCU104 ボードの Video Processing Subsystem (VPSS) サンプル アプリケーションを生成しましたが、ハードウェアで起動すると実行されません。

FSBL の出力はコンソールに表示されますが、FSBL の後で Zynq MPSoC が停止したようになり、それ以上の出力はコンソールに表示されません。

ZCU104 ボードの VPSS サンプル アプリケーションを実行できない理由を教えてください。

ソリューション

Video Processing Subsystem Vivado サンプル デザインでは、PS DDR が Zynq MPSoC GUI で間違ってコンフィギュレーションされていました。

そのため、アプリケーション (DDR から実行) を正しく起動できません。

FSBL はオンチップ メモリ (OCM) から起動されるため、問題なく実行できます。

Zynq MPSoC GUI (DDR コンフィギュレーション ページ) で次のようにコンフィギュレーションを変更して Vivado デザインを再構築し、Vitis にハードウェアを再エクスポートすると、この問題を解決できます。

  • DRAM IC バス幅 (ダイごと): 16 ビット
  • バンク グループ アドレス カウント (ビット): 1


この問題は、Vivado 2020.1 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
65449 LogiCORE IP Video Processing Subsystem (VPSS) - Vivado ツール 2015.3 バージョン以降のリリース ノートおよび既知の問題 N/A N/A
AR# 73227
日付 01/20/2020
ステータス アクティブ
種類 既知の問題
IP