UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7337

2.1i 9500/XL:Hitop (CPLD フィッタ) で DFF -> INV -> OBUF へのフィットが正しく実行されない。

説明

キーワード:Hitop, D-FF, inv, asynchronous clear, obuf, fitter, 非同期, クリア, フィッタ

重要度 :重要

概要:

この回路は非同期クリアのある D-FF で、その出力がピンで反転しています。また、反転していない出力信号 (RAS) は内部ロジックへと接続されています。

RESET はレジスタをクリアしますが、これは、反転が原因で /RAS0 がアサートされている (HIGH) ためです。このため、反転が FF の入力側に移動した場合には、CLEAR を PRESET に変換する必要があります。

ただし、レポート ファイルには以下の /RAS0 の論理式が含まれています。

/"/ras0" := /"B1/LBANK1" * "B1/STATE0" * "B1/STATE2" *

... snip...

"/ras0".CLKF = CLOCK ;FCLK/GCK
"/ras0".RSTF = /"/reset" ;GSR
"/ras0".TRST = OUTENB ;FOE
"/ras0".PRLD = GND

論理式では、RESET 信号が がアサートされた場合に出力 /RAS0 がクリア (LOW) になります。PRLD は HIGH (VCC) となります。

同様にインプリメントされた信号は以下のようにレポートされます。
/"/pciack" := "/ms0" * /"B1/BUSY" * /"B1/RFSH" * /"B1/STATE2" *
... snip ...
"/pciack".CLKF = CLOCK ;FCLK/GCK
"/pciack".SETF = /"/reset" ;GSR
"/pciack".TRST = /"/pcireq"
"/pciack".PRLD = VCC

SETF は RESET に使用され、PRLD は予想どおりに HIGH (VCC) となります。

セット/リセット信号がインバータを駆動し、その結果 OBUFT を駆動している間、この問題は発生します。この場合、インバータがレジスタに含まれても、セット/リセットがスワップしません。

ソリューション

この問題は、最新版のサービス パックで修正されています。サービス パックは以下のサイトから入手することができます:http://support.xilinx.co.jp/support/techsup/sw_updates
AR# 7337
作成日 08/23/1999
最終更新日 08/27/2001
ステータス アーカイブ
タイプ 一般