UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 7354: Timing Analyzer 3.1i - Virtex-II - アドバンス解析のカテゴリが SRLC16 で予想されたものと異なる

AR# 7354

Timing Analyzer 3.1i - Virtex-II - アドバンス解析のカテゴリが SRLC16 で予想されたものと異なる

説明

キーワード:advanced, analysis, SRLC16, coverage, アドバンス，解析

重要度 :標準

概要:
アドバンス解析中、SRLC16 で予想された値とパーセンテージの割合が異なっています。

(ザイリンクス アンサー #6321) および (ザイリンクス アンサー #2963) を参照してください。

ソリューション

シフト レジスタはスライスの LUT 両方にパックされています。問題は、アドレスからクロックへのセットアップ/ホールド タイムがスピード ファイルで見当たらないことです。通常、データ パスと考えられるため、アドレス ラインにはセットアップ タイムはありません。この場合、セットアップ/ホールド タイムが設定されます。

この問題は、今後のリリースで修正される予定です。
AR# 7354
日付 01/18/2010
ステータス アーカイブ
種類 一般