AR# 73677

Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ: 2019.2 以前の XilFpga を使用すると、RSA_EN および ENC_ONLY eFUSE がプログラムされている場合でも、セキュリティ保護がないビットストリームが読み込まれる

説明

2019.2 以前のリリースで XilFpga (スタンドアロン、U-boot、および Linux) を使用すると、RSA_EN および ENC_ONLY eFUSE がプログラムされている場合でも、セキュリティ保護がないビットストリームが読み込まれる可能性があります。

ATF から XilFpga または RPU から XilFpga への Linux 呼び出しを実行するアクセス権があると、攻撃者により不正操作される可能性があります。

これは、セキュリティ違反と考えられます。

 

新規デザイン アドバイザリの通知を受信する方法は、(Xilinx Answer 18683) を参照してください。

ソリューション

この問題は、2020.1 リリースで修正されています。ビットストリームを読み込む前の検証で RSA_EN および ENC_ONLY のステータスが確認されるようになっています。

2019.2 以前のバージョンでは、添付の ZIP ファイルに含まれている .c および .h ファイルを Vitis または XSDK のインストール パスに含めてプロジェクトを再ビルドする必要があります。

たとえば、2019.2 リリースの場合は、次のパスに .c および . h ファイルをコピーします。

\Vitis\2019.2\data\embeddedsw\lib\sw_services\xilfpga_v5_2\src\interface\zynqmp\

 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
73677_1590749851441.zip 19 KB ZIP
AR# 73677
日付 05/29/2020
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
ツール