問題の発生したバージョン: DDR4 v2.2 (Rev. 9) および DDR3 v1.4 (Rev. 9)
修正バージョン: (Xilinx Answer 58435) を参照
Vivado 2020.1 以降における DONT_TOUCH 属性の変更のため、RDIMM デバイスおよびセルフ リフレッシュを使用する DDR3 または DDR4 デザインは、Vivado 2020.1 以降にアップグレードする必要があります。
Vivado 2020.1 以降でロックしたままアップグレードしないと、インプリメンテーション中にエラーが発生します。
これは、Vivado 2020.1 より前のバージョンで生成した IP を Vivado 2020.1 以降で使用する場合にのみ適用されます。
アップグレードしないと、place_design 中に次のようなエラー メッセージが表示されます。
Phase 1 Generate And Synthesize MIG Cores
ERROR: [Mig 66-99] Memory Core Error - [u_ip_name] The memory interface port c0_ddr4_ck_c[0] has an invalid IOStandard DIFF_SSTL12_DCI selected.Valid IOStandard for this port include: SSTL12_DCI.
Vivado 2020.1 より前のバージョンで生成された DDR3/DDR4 デザインを Vivado 2020.1 以降で使用する場合は、最新版の IP にアップグレードすると、このエラーを回避できます。
改訂履歴
:2020/06/03 - 初版
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 58435 | MIG UltraScale - IP Release Notes and Known Issues for Vivado 2014.1 and newer tool versions | N/A | N/A |