UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7393

4.1i CORE Generator - Virtex の変数パラレル乗算器モジュールのレイテンシが XC4000 のものと一致しない

説明

キーワード : Virtex, multiplier, latency, 乗算器, レイテンシ

重要度 : 標準

概要 :
パイプラインおよびレジスタ付き出力オプションをオンにして生成しても、Virtex の変数パラレル乗算器でのクロック レイテンシは XC4000 のものと比べて 1 つ少なくなっています。

これは、CORE Generator で XC4000 乗算器の入力にデフォルトでレジスタが付くためです。Virtex の場合、入力にレジスタを付けるオプションはありません。

ソリューション

XC4000 乗算器を Virtex の変数パラレル乗算器に変換する場合、レイテンシを維持する必要があります。この場合、デザインで変数パラレル乗算器の入力に明示的にレジスタを付ける必要があります。
AR# 7393
日付 10/09/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加