UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7396

4.1i CORE Generator - Virtex の変数パラレル乗算器の「組み合わせ」オプションと「パイプライン/出力レジスタ」オプションの選択について

説明

キーワード : Virtex, multiplier, combinatorial, pipeline, 乗算器, 組み合わせ, パイプライン

重要度 : 標準

概要 :
Virtex の変数パラレル乗算器コアをカスタマイズする際、[デザイン オプション] の [組み合わせ] を先にオンにしてしまうと、このオプションをオフにしない限り、[出力レジスタ] または [パイプライン レジスタ] を選択できなくなります。

ソリューション

これは、カスタマイズ ウィンドウで既知の問題となっています。 現段階で、このエラーに対する回避策はありません。
AR# 7396
作成日 08/27/1999
最終更新日 10/09/2003
ステータス アーカイブ
タイプ 一般