UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7413

LogiCORE PCI - シミュレーション中、2 クロック後に PCI マスタがデータのバーストを停止することがある

説明

キーワード : burst, data, latency, timer, simulation, master, バースト, データ, レイテンシ, タイマ, シミュレーション, マスタ

重要度 : 標準

概要 :
シミュレーションで複数の DWORDS を転送する場合、PCI マスタによって 2 クロック後にデータのバーストが停止されることがあります。 これはどうしてですか。

ソリューション

バーストの長さは、PCI コンフィギュレーション ヘッダの Latency Timer によって制御されます。 実際の PCI システムの場合、この値は OS で設定されます。 ただし、シミュレーション中は、テストベンチで供給される WRITE_CONFIG などのコマンドを使用して値を設定する必要があります。

stimulus.v/vhd を変更して Latency Timer を設定する必要があります。 次のように WRITE_CONFIG 文を追加すると、Latency Timer を最大値に設定できます。

-- setup MLT to maximum value
WRITE_CONFIG( X"0000000C", X"0000ff00");

この文を使用すると、コンフィギュレーション ヘッダの BIST、Header Type、および Cache Line Size レジスタに書き込みを試みますが、 これらのレジスタは LogiCORE PCI インターフェイスでハードコード化されており、CONFIG_WRITE コマンドでセット/リセットできません。 最適な結果を得るには、Latency Timer 値で試してみる必要があります。
AR# 7413
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般