UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7478

4.1i XC4000E MAP - ローカル セット/リセット信号が使用されていると、レジスタとデュアル ポート RAM を同じ CLB に組み入れることができない

説明

キーワード : RAM, register, CLB, combine, dual-port, dual port, レジスタ, 組み合わせ, デュアル ポート

重要度 : 標準

概要 :
デュアル ポート RAM の生成に分散 RAM が使用されると、出力データ信号が RAM からレジスタを介してイネーブル同期読み込みに送られる場合、レジスタが同じ CLB にプッシュされません。

ソリューション

レジスタが CLR などのローカル制御信号を使用している場合、MAP はこの 2 つを 1 つの CLB に組み入れることができません。 これは、制御信号 (SR) の 1 つを使用して CLR 信号が CLB に送られるためです。この信号はデュアル ポート RAM で書き込みイネーブルとして既に使用されています。
AR# 7478
作成日 09/09/1999
最終更新日 06/13/2002
ステータス アーカイブ
タイプ 一般