UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7497

FPGA Express 3.3:Express が 4000/Spartan シリーズの入力ラッチのロード/クロック信号を反転させてしまう

説明

キーワード:Foundation, FPGA, Express, latch, invert, 4000, Spartan, 4000XL, SpartanXL, ラッチ, 反転

重要度 :標準

概要:
FPGA Express 3.x は、推測された ILD ラッチのロード (G 入力) 信号をすべて不正に反転させてしまいます。

この問題は、Virtex を除く FPGA デバイスで発生します。XNF ファイルを確認してみると、ILD コンポーネントの G ピンに .INV が表示されています。

ソリューション

この問題の回避策は、いくつかあります。

-- ILD コンポーネントをインスタンシエートする。
-- IOB に移動する G 信号をラッチの前に反転させる。
-- Express Constraints Editor で I/O レジスタのマージ機能をオフにする。
-- ラッチの代わりにレジスタを使用する。
AR# 7497
作成日 09/13/1999
最終更新日 08/30/2001
ステータス アーカイブ
タイプ 一般