AR# 7598

説明

CPLD と FPGA の違いは何ですか。

ソリューション

CPLD は PAL をベースにしたもので、わかりやすい AND-OR 構造になっています。また、ピン間の遅延が少ないシングル チップ ソリューションであり、入力幅の広いファンクションにも使用できます。 

いったんプログラムすると、デザインはロックされるため、機能が確実に固定されます。CPLD アーキテクチャはどれもよく似ているため、微妙な違いをよく考慮することが重要になります。インシステム プログラミング機能は、現在のデザインに欠かせません。また、デザイン変更中にピン配置を保持する機能 (ピン ロック) も非常に重要です。 

フリップフロップが 500 個未満というのも、CPLD が一般的にグルー ロジック ファンクションとして用いられているためです。旧 CPLD ファミリではスタティック (アイドル) 消費電力が高いため、電池で電源を確保するアプリケーションには適していませんでしたが、

CoolRunner デバイスではこの問題を克服し、どのプログラマブル デバイスと比較しても、スタティック消費電力を最低限 (50 ミクロアンプ未満) に抑えています。 

FPGA は CPLD よりもさらに複雑で、フリップフロップは 150,000 個まで提供されています。スタティック消費電力も比較的低く抑えられ、新しいファミリが登場するたびに低消費電力機能が高められています。

電源が入るたびにコンフィギュレーション ビットストリームが再読み込みされるため、デザイン セキュリティが問題となりますが、エンド ユーザーのシステムでも可能なダイナミック リコンフィギュレーションは FPGA の大きな利点です。

FPGA は CPLD よりも柔軟なロジックと洗練されたシステム機能を提供しており、クロック管理、オンチップ RAM、DSP ファンクション (乗算器) だけでなく、オンチップ マイクロプロセッサやマルチギガビット トランシーバーも提供しています。 

-- 手早く設計でき、高速で入力幅の広いデコード、超低スタティック消費電力、およびデザイン セキュリティが求められる小規模デザインには、CPLD (特に CoolRunner デバイス) の使用をお勧めします。 

CPLD セキュリティの詳細は、『セキュリティ アプリケーションにおける CoolRunner-II CPLD』 (WP170) を参照してください。

-- 大規模で複雑なデザインには、FPGA を使用してください。