UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 7598

CPLD - CPLD と FPGA の違い

説明

キーワード : XPLA, CoolRunner

CPLD と FPGA の違いは何ですか。

ソリューション

CPLD は、PAL をベースにしたもので、わかりやすい AND-OR 構造になっています。また、ピン間の遅延が少ないシングル チップ ソリューションであり、入力幅の広いファンクションにも使用できます。 いったんプログラムすると、デザインはロックされるため、機能が確実に固定されます。 CPLD アーキテクチャはどれもよく似ているため、微妙な違いをよく考慮することが重要になります。 インシステム プログラミング機能は、現在のデザインに欠かせませんし、デザイン変更の間ピン配置を保持する機能 (ピン ロック) も非常に重要です。 フリップフロップが 500 個未満というのも、CPLD が一般的にグルー ロジック ファンクションとして用いられているためです。 旧 CPLD ファミリでは、スタティック (アイドル) 電力消費が高いため、電池で電源を確保するアプリケーションには適していませんでしたが、 CoolRunner デバイスでは、この問題を克服し、どのプログラマブル デバイスと比較しても、スタティック電力消費を最低限 (50 ミクロアンプ未満) に抑えています。

FPGA は、CPLD よりもさらに複雑で、フリップフロップは 150,000 個まで提供されています。スタティック電力消費も低く抑えられ、新しいファミリが登場するたびに低電力消費機能が高められています。 電源が入るたびにコンフィギュレーション ビットストリームがリロードされるため、デザイン セキュリティが問題となりますが、エンド ユーザーのシステムでも可能なダイナミック リコンフィギュレーションは FPGA の大きな利点です。 FPGA は、CPLD と比較して、より柔軟なロジックと洗練されたシステム機能を提供。クロック管理、オンチップ RAM、DSP ファンクション (乗算器) だけでなく、オンチップ マイクロプロセッサやマルチギガビット トランシーバも提供しています。

-- 手早く設計でき、高速で入力幅の広いデコード、低スタティック電力消費、デザイン セキュリティが求められる、小規模デザインには、CPLD の使用をお勧めします。

CPLD セキュリティの詳細については、ホワイト ペーパー WP170 を参照してください。:
http://japan.xilinx.com/xlnx/xweb/xil_publications_display.jsp?iLanguageID=2&category=-1209909&sGlobalNavPick=&sSecondaryNavPick=

-- 大型で複雑なデザインには FPGA をご使用ください。
AR# 7598
日付 02/04/2013
ステータス アクティブ
種類 一般