UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7604

CPLD CoolRunner - CoolRunner (XPLA3 または CoolRunner-II) デバイスの I/O の内部プルアップ抵抗

説明

キーワード : XPLA3, pull-down, I/O, pins, プルダウン, ピン

CoolRunner デバイスの I/O に内部プルアップ抵抗はありますか。

ソリューション

CoolRunner XPLA3 デバイスには、I/O ピンにプルアップ抵抗があります。この抵抗は、。入力ピンのみ、ピンごとにアクティベートすることができます CoolRunner-II デバイスにも I/O ピンにプルアップ抵抗があります。 詳細は (Xilinx Answer 14318) を参照してください。 これらは、ザイリンクスの Constraints Editor またはユーザー制約ファイル (UCF) で編集できます。 UCF 構文は次のとおりです。

NET signalname PULLUP;

これらのプルアップ抵抗は、未使用ピンがフロートするのを防ぐため、未使用 I/O にも使用できます。
- 5.1i ソフトウェアでは、このオプションは [Fit] プロセス -> [Basic] タブ -> [Unused Pin Termination] にあります。
- 4.1i ソフトウェアでは、このオプションは [Generate Programming File] プロセスにあります。
AR# 7604
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般