AR# 76182

|

Zynq UltraScale+ MPSoC/RFSoC のデザイン アドバイザリ - データ レートが 1600 MT/s 以下の場合、PS LPDDR4 DRAM メモリ エラーが発生する

説明

このデザイン アドバイザリは、Zynq UltraScale+ MPSoC /PS メモリ コントローラーに関するものです。

1600 MT/s 以下の LPDDR4 動作データレートでは、メモリ データおよびキャリブレーション エラーが発生する可能性があります。

この問題は、Vivado 2019.2 以降のバージョンから Vivado 2021.1 より前のバージョンで生成された Micron LPDDR4 DRAM トポロジ、および 2021.1 より前のバージョンの Hynix LPDDR4 DRAM デザインに影響します。

ソリューション

この問題は、PSU_DDR_PHY_MR2_WLS/PSU_DDRC_INIT3_EMR レジスタの WLS (Write Latency Set) が間違って MR2 でセット B になるように設定されるために、セット A の書き込みレイテンシの値と一致しなくなるのが原因で発生します。

また、DRAM ODT は 1066 MT/s 以下のレートではディスエーブルされません

この問題を回避するには、PS LPDDR4 の実際のインターフェイス データレートを 1600 MT/s (800 MHz クロック レート) を超えるように増加します。

このアンサーには Vivado 2020.1 用のパッチが添付されています。

この問題は、Vivado 2021.1 リリースで修正される予定です。

改訂履歴

  • 2021/04/13 - 2020.1 のパッチを追加。
  • 2021/03/07 - 初版

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
AR76182_CR1087762_vivado_2020_1_preliminary_rev1.zip 5 MB ZIP
AR# 76182
日付 04/23/2021
ステータス アクティブ
種類 デザイン アドバイザリ
ツール 詳細 概略
People Also Viewed