UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7621

CPLD CoolRunner XPLA3 CoolRunner-II - デカップリングについて

説明

キーワード : CoolRunner-II, XPLA3, CoolRunner, XPLA1, decoupling, caps, capacitors, デカップリング, キャパシタ

CoolRunner/-II/XPLA3 のデカップリングについて

ソリューション

CoolRunner のエッジ レートは、2 ns です。 デカップリングは、グランドや電源プレーンの使用、制限トレース長、信号終端などしっかりとしたデザインには、重要な要素です。

VCC ピンはすべて常にデカップルしてください。 CoolRunner デバイスの VCC 構造は、VCC ピンでデバイスの異なる部分に電力供給するようになっています。VCC ピンの一部のみをデカップリングしても、デバイス全体をデカップリングしていることにはならない場合があります。

大体の目安として、各 VCC ピンに .01 uF のキャパシタを置いてください。 このキャパシタは、表面実装のセラミック チップ タイプのキャパシタで、VCC ピンに物理的にできるだけ近く配置してください。

ほかのよく寄せられる質問については、CPLD FAQ : (Xilinx Answer 24167) を参照してください。
AR# 7621
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般