UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7639

CPLD XPLA1 - 入力ピンまたはクロック ピンにヒステリシスはあるか

説明

キーワード : XPLA, CoolRunner, XPLA1, input, hysterisis, clock, pins, 入力, ヒステリシス, クロック, ピン

XPLA1 ファミリで、入力ピンまたはクロック ピンにヒステリシスはありますか。

ソリューション

入力ピンおよびクロック ピンのヒステリシスは遅延の原因となるため、ヒステリシスのあるのは TCK (JTAG) ピンのみです。
AR# 7639
作成日 08/21/2007
最終更新日 01/18/2009
ステータス アーカイブ
タイプ 一般