AR# 7648

CPLD CoolRunner-II XPLA3 9500/XL/XV - 電源投入時と切断時の I/O の動作について

説明

キーワード : CPLD, XC9500, XPLA, CoolRunner, XPLA3, I/O, power, up, down, state, 電源, 投入,切断, トライステート, パワーアップ, パワーダウン

ザイリンクス CPLD デバイスの電源投入時と切断時の I/O の動作について

ソリューション

CoolRunner-II
電源投入/切断時の全ての I/O は VCCIO への弱いプルアップ付きのトライステートになります。

電源投入時は、内部電圧検知回路により VCC が監視されます。 チップの動作に必要なだけの電位が得られたと検知回路で判断されたとき、コンフィギュレーション プロセスが開始され、I/O がトライステートでなくなります。 この場合の電圧は約 1.3V です (保証なし)。 弱プルアップ抵抗が必要でない場合は、コンフィギュレーション実行中に Low に維持しておく各ピンに 4.7K オームのプルダウン抵抗を付けることができます。

電源切断時に、電圧が約 1.2V に低下したこと (保証なし) が VCC モニタで検知されると、I/O は内部ロジックの完全性が失われる前に、トライステートに戻ります。

XPLA1 および XPLA3
電源投入/切断時の全ての I/O は VCC への弱いプルアップ付きのトライステートになります。

電源投入時は、内部電圧検知回路により VCC が監視されます。 チップの動作に必要なだけの電位が得られたと検知回路で判断されたとき、コンフィギュレーション プロセスが開始され、I/O がトライステートでなくなります。 この場合の電圧は約 2.4V です (保証なし)。 弱プルアップ抵抗が必要でない場合は、コンフィギュレーション実行中に Low に維持しておく各ピンに 4.7K オームのプルダウン抵抗を付けることができます。

電源切断時に、電圧が約 2.1V に低下したこと (保証なし) が VCC モニタで検知されると、I/O は内部ロジックの完全性が失われる前に、トライステートに戻ります。

XC9500/XL/XV
この動作は、このファミリのデータシートのパワーアップ特性のセクションに記述されています。


ほかのよく寄せられる質問については、CPLD FAQ : (Xilinx Answer 24167) を参照してください。
AR# 7648
日付 12/15/2012
ステータス アクティブ
種類 一般