UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7733

3.1i Virtex MAP – 「...Unable to pack the register xxx because of connectivity restrictions.」というエラー メッセージが表示される

説明

キーワード : connectivity restrictions, xvkpu, FDRS, 接続性, 制限

重要度 : 標準

概要 :
共通のセット/リセット ネットを使用して 2 つの FDRS をパックできず、次のようなエラー メッセージが表示されます。ただし、バージョン 1.5i ではパックできていました。 ERROR:xvkpu - Unable to obey design constraints (MACRONAME = U1/hset, RLOC = R6C0.S1) which require the combination of the following symbols into a single slice:

FLOP symbol "U1/$I887" (Output Signal = &__A__16)
FLOP symbol "U1/$I888" (Output Signal = &__A__15)
LUT symbol "U1/$I902" (Output Signal = U1/I2)
MUXCY symbol "U1/$I743" (Output Signal = U1/$I743/O)
MUXCY symbol "U1/$I858" (Output Signal = U1/$I858/O)
LUT symbol "U1/$I796" (Output Signal = U1/I3)
Unable to pack the register U1/$I888 because of connectivity restrictions.

ソリューション

このエラーでは、両方のフリップフロップが RLOC を介していない XORCY コンポーネントにより駆動されています。 フリップフロップがセットとリセットの両方を使用している場合、MAP で BY 入力ピンで競合していると判断されます。

この問題を回避するには、次のように UCF ファイル制約を追加し、XORCY が RLOC を介するようにします。

INST "U1/$I853" RLOC = "R6C0.S1" ;
INST "U1/$I724" RLOC = "R6C0.S1" ;

この問題はバージョン 4.1i で修正されています。
AR# 7733
作成日 09/22/1999
最終更新日 06/13/2002
ステータス アーカイブ
タイプ 一般