UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7738

Virtex/-E、Spartan-II/-IIE JTAG - JTAG 入力の DC スイッチ レベルについて(Vih TDI/TMS/TCK)

説明

キーワード : tap, bank, VCCO, VCCIO, バンク

Virtex/-E および Spartan-II/IIE デバイスの JTAG 入力の DC スイッチ レベルについて

ソリューション

JTAG 入力ピン

JTAG 入力ピン (TDI、TMS、TCK) は専用ピンで、バンクには配置されません。これらのピンは VCCINT により電源が供給されており、VCCO やその他の電源プレーンにより影響を受けることはありません。これらのピンは LVTTL として指定され、駆動するときはLVTTL レベルに駆動する必要があります。 ピンには VCCINT への内部ウィーク プルアップがあります。この電圧レベルは、論理値 1 を維持します。外部プルアップをボード上で使用する場合は、プルアップを VCCINT 電圧レベルに接続できます。

JTAG 出力ピン

TDO ピンはバンク 2 にあり、バンク 2 の VCCO ピンから電源が供給されます。TDO ピンは、常にバンク 2 の VCCO の電源レベルとグランドのレール間を駆動します。

関連アンサー レコード

- TDO 出力電圧レベルについては (Xilinx Answer 8522) を参照してください。
- バウンダリ スキャン テスト (EXTEST) 中の I/O スイッチ レベルについては (Xilinx Answer 8762) を参照してください。
- JTAG ピンの IBIS シミュレーション情報については (Xilinx Answer 12085) を参照してください。
AR# 7738
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般