UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7763

2.1i PROMGen - パラレル ケーブルを使用して Virtex のデイジー チェーンをコンフィギュレーションすると、設定が完了しない。

説明

キーワード:Virtex, chain, hardware debugger, promgen, parallel, cable, チェーン, パラレル, ケーブル

重要度 :標準

概要:FPGA と Virtex とのデイジーチェーン接続をコンフィギュレーションすると、下方向のデータ ストリームを含むデバイスでスタートアップ シーケンスが完了しない。XChecker の場合、最後にクロックが追加されるのでこのエラーは発生しません。

ソリューション

シーケンスの最後に手動でクロックを追加します。この問題は、最新版の 2.1i サービス パックで修正されています。サービス パックは以下のサイトから入手することができます:
http://support.xilinx.co.jp/support/techsup/sw_updates/
AR# 7763
作成日 08/31/2007
最終更新日 03/16/2002
ステータス アーカイブ
タイプ ??????