UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7816

Virtex CLKDLL - CLKDLL が 2 つカスケード接続されていると 2 つめの CLKDLL の出力が無効になる

説明

キーワード : CLKDLL, 2X, 4X, Cascade, Lock, RST, DLL, カスケード, ロック

重要度 : 重要

概要 :
CLKDLL を 2 つ、最初の CLKDLL の LOCK 信号でカスケードし、最初の CLKDLL は 2 番目の CLKDLL の RST で駆動します。2 番目の CLKDLL はロックされず、出力に正しいクロック周波数がありません。 この問題は、デザインをダウンロードした後にボード上で発生しますが、ファンクション/タイミング シミュレーションではこの問題が現れません。

ソリューション

この問題を回避するには、SRL16 およびインバータを最初の CLKDLL の LOCKED と 2 番目の CLKDLL の RST ピンの間に挿入します。

詳細については、アプリケーション ノート『Virtex DLL (ディレイ ロック ループ) の使い方』 (Xilinx XAPP132) を参照してください。
AR# 7816
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般