UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7887

4.1i NGD2VHDL, NGD2VER, SIMPRIMS - X_FF インスタンスで 0 の直後にセットアップ違反が発生する(VHDL、Verilog)

説明

キーワード : SimPrim, Verilog, setup, violation, SDF, セットアップ, 違反

重要度 : 標準

概要 :
初期化値がフリップフロップのセットアップ有効タイムよりも長いため、初期化開始直後にセットアップ違反が発生します。

ソリューション

これは、フォルス セットアップで、初期化が 0 で開始するように設定されているためにレポートされます。 グローバル リセット信号が送られフリップフロップが再度初期化されるため、このエラー メッセージを無視しても構いません。

この問題を解決するには、クロックをグローバル リセット信号が送られるまで遅らせるようにしてください。 たとえば、XC4000E を例にとってみます。

`define GSR_PULSE 100
`define CLK_PER 200

initial begin
clk = 0;
// Wait till GSR is finished, then cycle clock
#`GSR_PULSE forever #(`CLK_PER/2) clk = ~clk;
end

reg GSR;
assign glbl.GSR = GSR;
reg GTS;
assign glbl.GTS = GTS;

initial begin
GSR = 1; GTS = 1;
// GSR is finished
#`GSR_PULSE GSR = 0; GTS = 0;
end

グローバル信号の駆動方法の詳細については、(ザイリンクス アンサー#5009) を参照してください。
AR# 7887
作成日 08/31/2007
最終更新日 06/13/2002
ステータス アーカイブ
タイプ ??????