UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 7889

2.1i Floorplanner/Virtex - Misaligned BUFT output signals at RXXCXX

説明

Keywords: misaligned, buft, floorplanner, 2.1i, Virtex

Urgency: Standard

General Description:
After I implement a design without errors, opening the design in the Floorplanner and performing a "Check Floorplan" causes the following error message:

"Misaligned BUFT output signals at RXXCXX."

ソリューション

これは、Floorplanner の DRC チェックに問題があるため、発生します。このエラー メッセージは無視しても問題がありません。ツールの動作に影響はありません。

また、この問題は将来のリリースで修正される予定です。

AR# 7889
作成日 08/31/2007
最終更新日 07/09/2001
ステータス アーカイブ
タイプ ??????