UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 7903

2.1i Trace - タイムスペックが XC9500XL デザインで無視される

説明

キーワード : XC9500XL, trace, Timing Analyzer, Timing Analyser, TRCE, timespecs, constraints, ignored, fail, トレース, タイムスペック, 制約, 無視される

重要度 : Standard

問題の詳細 :
1. XC9500XL デザインではフリップフロップの出力から BUFT の T ピンを通り OBUF を介してパッドに接続されているパスで From :To 制約が無視される。

2. TIG 制約ではフリップフロップの出力から OBUFT の T ピンを通りパッドに接続されているパスは考慮されません。

ソリューション

BUFT と OBUF を OBUFT で置き換えると、制約が正しく解析されます。
AR# 7903
日付 07/27/2001
ステータス アーカイブ
種類 ??????