You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
標準 NIC
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
オフロード NIC
プログラム可能な NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 8065: LogiCORE - How do I generate a Verilog or VHDL post-translate (post-NGDBuild) gate-level simulation netlist from a LogiCORE netlist?
AR# 8065
更新を電子メールで連絡
|
購読解除
LogiCORE - Verilog または VHDL 変換後 (NGDBuild 後) のゲートレベル シミュレーション ネットリストを LogiCORE ネットリストから生成する方法
説明
ソリューション
説明
キーワード : CORE Generator, simulate, missing, model, structural, model, シミュレート, モデル, 構造
Verilog または VHDL 変換後 (NGDBuild 後) のゲートレベル シミュレーション ネットリストを LogiCORE ネットリストから生成する方法を教えてください (CORE Generator モジュールの EDIF または NGC インプリメンテーション ネットリストなど)。
ソリューション
1
次の手順に従ってください。
1. 次のコマンドを使用し、NGD ファイルを生成します。
メモ : EDIF または NGC も使用できます。つまり、corename.edn または corename.ngc のいずれかです。
ngdbuild -p <part_type> corename.ngc ---> corename.ngd ファイルが生成されます。
例 :
ngdbuild -p XC4VSX35ff668-10 bram2048x8.ngc ---> bram2048x8.ngd ファイルが生成されます。
(これは、Project Navigator で [Processes] ウィンドウの [Translate] を実行しているのと同じです。この場合、ターゲット デバイスは、XC4VSX35ff668-10 です。)
2. NetGen を使用し、次のようにゲートレベル シミュレーション ネットリストを生成します。
メモ 1 : コマンド ライン モードでネットリストを生成する必要があります。このとき、ファイル名に拡張子 .ngd を付けてください。
メモ 2 : 旧バージョンのザイリンクス ソフトウェアを使用している場合は、ソリューション 2 のコマンドを使用する必要があります。
例 :
netgen -sim -ofmt verilog corename.ngd
netgen -sim -ofmt vhdl corename.ngd
3. VHDL ビヘイビア シミュレーションを実行し、この CORE Generator モジュールをこの新しいモデルに置き換えると、 シミュレーションと合成用のコンポーネントとインスタンシエーション ブロックのみが必要になります。CORE Generator VHO ファイルからのコンフィギュレーション スニペットは、コメントとして記述する必要があります。たとえば、8 ビットの加算器の場合、次のブロックをコメントとして記述します。
-- synopsys translate_on
-- for all : myadder8 use entity XilinxCoreLib.C_ADDSUB_V1_0(behavioral)
-- generic map(
-- c_sinit_val => "0",
-- c_a_type => 0,
-- c_sync_enable => 0,
-- c_has_ainit => 0,
-- c_sync_priority => 1,
. . . (残りのジェネリック文を省略)
-- --end for;
-- -- synopsys translate_on
4. Verilog ビヘイビア シミュレーションを実行し、CORE Generator モジュールとこの新しいモデルを置き換えると、シミュレーションと合成用のモジュール宣言とインスタンス ブロックのみが必要になります。CORE Generator VEO ファイルからのライブラリ include とモジュール宣言の一部は、コメントとして記述する必要があります。たとえば、add_sub コアの場合、次のブロックをコメントとして記述します。
// synopsys translate_off
`include "XilinxCoreLib/C_ADDSUB_V1_0.v"
// synopsys translate_on
// synopsys translate_off
C_ADDSUB_V1_0 #(
0,
"0000",
1,
16,
0,
0,
0,
1,
"0",
16,
1,
0,
.
.
.
1,
"0",
0,
1)
inst (
.A(A),
.B(B),
.C_IN(C_IN),
.Q(Q),
.CLK(CLK));
// synopsys translate_on
2
メモ : 6.1i 以前のバージョンをご使用の場合は、手順 2 に次のコマンドを使用する必要があります。
2. 適切な変換ツールを使用して、ゲートレベル シミュレーション ネットリストを生成します。 (VHDL ネットリストには NGD2VHDL を、Verilog ネットリストには NGD2VER を使用します。)
メモ : コマンド ライン モードでネットリストを生成する必要があります。この場合、ファイル名に拡張子 .ngd を付けてください。
例
:
ngd2ver corename.ngd (Verilog)
ngd2vhdl corename.ngd (VHDL)
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 8065
日付
04/16/2008
ステータス
アーカイブ
種類
一般
People Also Viewed
フィードバック
閉じる