UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 8073: 4.1i Virtex MAP - 「ERROR:basmm:227 - LUT2 symbol "G_6919" (output signal=N_8071) has an equation.」というエラー メッセージが表示される

AR# 8073

4.1i Virtex MAP - 「ERROR:basmm:227 - LUT2 symbol "G_6919" (output signal=N_8071) has an equation.」というエラー メッセージが表示される

説明

キーワード : MAP, error, trimmed logic, unconnected, sourceless, loadless, Virtex, エラー, トリムされたロジック, 未接続, ソースなし, ロードなし

重要度 : 標準

概要 :
MAP でデザインを実行すると、次のようなエラー メッセージが表示されます。

ERROR:basmm:227 - LUT2 symbol "G_6919" (output signal=N_8071) has an equation.

原因を教えてください。

ソリューション

1

FPGA Express でデザインを実行した後に、次のようなエラー メッセージが表示されます。

ERROR:basmm:227 - LUT4 symbol "ct_top_logic/y_side_macro/u_SLV3232/C4393" (output signal=ct_top_logic/y_side_macro/u_SLV3232/C3451) has an equation that uses an input pin connected to a trimmed signal. この LUT の式に使用されるピンすべてにトリムされていない信号が含まれていることを確認してください (どの信号がトリムされたかはトリムレポートを参照してください)。

このエラーはバージョン 3.3 以前の FPGA Express を使用すると発生します。 バージョン 3.4 にアップデートするまでの回避策を次に示します。 このエラーは FPGA Express でコードの一部がトリムされるために発生します。 このエラーが発生するのは、定義されている信号が駆動されておらず、 コンポーネントに渡されてしまうためです。 FPGA Express ではこの信号がトリムされますが、信号をサポートする論理式は保存されてしまいます。

これを回避するには、問題の LUT を識別しネットリストを確認する必要があります (上の例では C4393)。 すべてのソース ネット、LUT に送られる論理式、および関連 LUT が明示されるので、これにより修正する必要のあるコードを確認できます。 コードを確認後、エラーの発生した論理式のすべての信号に値があるかを確認してください。

2

このエラーは、MAP で一部のドライバが少ない信号がトリムされるときに LUT 入力が駆動されず発生します。

-u オプションでトリムを無効にし、MAP でデザインを再実行します。それから FPGA Editor で結果を確認し、ソースなしネット (このエラーの根本的な原因となる) が生じた原因について判断します。
AR# 8073
日付 06/13/2002
ステータス アーカイブ
種類 一般

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加