UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8110

Virtex-5 / Spartan-3/E/A コンフィギュレーション - LOUT 書き込みを使ってシリアル モードでデバッグ

説明

キーワード : Virtex, Spartan, - configuration, lout, serial, -5 コンフィギュレーション, シリアル

ビットストリームをデバッグする必要があります。 シリアル モードでデバッグするには LOUT 書き込みをどのように使用しますか。

ソリューション

LOUT コンフィギュレーション レジスタは DOUT ピンへのパイプライン レジスタです。 LOUT 書き込みをビットストリームに埋め込むと、ダウンロードがある一定点に達したことがわかるようになります。 つまり、デバイスが同期化されているということになります。

LOUT 書き込みを埋め込むには、テキスト エディタを使って、RBT ファイルに書いておくのが一番の方法です。しかし、2 つのパケットの間に挿入する必要があります。 パケットおよびビットストリームのフォーマットの詳細は (Xilinx XAPP138): 『Virtex FPGA Series Configuration and Readback』を参照してください。

32 ビット 1 ワードの LOUT 書き込みのパケット ヘッダは 0x30010001 です。 この後には、DWord (データ) が 1 つ続く必要があります。 このデータは何でもかまいません。デバッグのときに便利になります。 LOUT 書き込みはビットストリームのどこにでも埋め込むことができ、正常なダウンロードが行われているのを確認するために重要になります。

詳細は、(Xilinx Answer 7891) を参照してください。
AR# 8110
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般