UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8158

FPGA コンフィギュレーション - [XC3000、XC4000、XC5200、Spartan] データ フレーム エラー情報

説明

キーワード : FPGA, configuration, frame error, init, low, cclk, XC3000, XC4000, XC5200, Spartan, コンフィギュレーション, フレーム エラー

重要度 : 標準

概要 :
コンフィギュレーション中に FPGA は該当するスタート ビットおよびストップ ビットの各データ フレームをチェックし、デフォルト設定により、CRC (Cyclic Redundancy Check) を実行して、送信されたデータが正しく受信されたことを確認します。 一致しないビットが検出された場合は、コンフィギュレーションは中止され、INIT は Low になってエラーが発生したことを警告します。 この理由は何ですか。

ソリューション

1

次の問題が原因でエラーが発生します。

ビットストリームで誤ったデバイスがターゲットとなっている。

複数のデバイス ファミリで同じデバイス サイズが使用されている場合があります。このため、ファミリ別にビットストリームが異なっています。 たとえば、XC4010D、XC4010A、XC4010E、および XC4010XL はそれぞれ異なるサイズのデータ フレームを持っているため、ビットストリームには互換性がありません。

デザイン インプリメンテーションで、アプリケーション ボード上のデバイスとまったく同じデバイスをターゲットにしていることを確認してください。

2

タイミング違反とクロック グリッチ:

FPGA デバイスを直接メモリ エレメントに接続している場合は、通常、パフォーマンス特性やタイミング仕様は問題ではありません。 しかし、アドレスやデータ パスがセカンダリ デバイスを介する場合や、余分な遅延の影響を受ける場合は、記憶装置エレメントのアクセス タイムが、FPGA デバイスに必要なセットアップ タイムに関連して重要となります。 アプリケーションのコンフィギュレーション データ パスに対するタイミングが、ザイリンクスのプログラマブル ロジック データブックに記載されているコンフィギュレーション スィッチィング特性およびタイミング仕様に準拠していることを確認します。

信号のグリッチは、別のデバイスからのグランド バウンスが原因となって起きるほかの信号の干渉によって発生する場合があります。 FPGA デバイスがデカップルされていることを確認します。 VCC/GND につき 0.1uF および 0.01uF のキャパシタを使用することをお勧めします。キャパシタは FPGA から 1 インチ (約 2.54cm) 以上離れていると効果がないため、できるだけ FPGA に近づけるようにして配置してください。

データのクロックに対するセットアップおよびホールド タイムがデータブックの仕様に合っていることを確認します。 クロック ラインのグリッチに問題がある可能もあります。 デカップル キャパシタをクロック ラインに追加して、高周波のノイズをフィルタにかけます。 50pF で十分です。 グリッチがの周波率が非常に高い範囲にある場合は、オシロスコープ プローブの容量は、それをマスクするのに十分です。 CCLK ラインをプローブしている間にコンフィギュレーションを再度実行してください。

3

逆向きにシフトしたデータ :

DOUT ピンのヘッダの最初の 2 バイトを獲得して、データの向きが逆になっていないかを確認します。 コンフィギュレーション データがバイト ワードでアクセスされ、FPGA に直列にシフトされている場合は、データの向きが反対方向になっていると、DOUT ピンに <0010 0000> の代わりに <0000 0100> が含まれます。 このソリューションは Express Mode コンフィギュレーションでは使用できません。

4

メモリのアルゴリズムが古い :

コンフィギュレーション データの保存先がフラッシュ RAM、EPROM、SPROM などのメモリ デバイスである場合は、正しいデータがエレメントに保存されていることを確認します。 プログラマブル メモリ デバイスには、常にプログラム アルゴリズムをアップデートする必要があります。

新しいデバイスを古いアルゴリズムでプログラムした場合、プログラマがデータを検証しても、不正なデータが保存されてしまいます。 記憶装置エレメントまたはメモリ デバイスの製造元に連絡し、正しいバージョンのアルゴリズムを入手してください。

5

BitGen で Express Mode がイネーブルになっていない。

Express Mode でプログラミングし、-g ExpressMode Enable が BITGEN に設定されていない場合は、フレーム エラーが発生します。
AR# 8158
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般