You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 8158: FPGA Configuration - Data frame error information (XC3000, XC4000, XC5200, Spartan)
AR# 8158
更新を電子メールで連絡
|
購読解除
FPGA コンフィギュレーション - [XC3000、XC4000、XC5200、Spartan] データ フレーム エラー情報
説明
ソリューション
説明
キーワード : FPGA, configuration, frame error, init, low, cclk, XC3000, XC4000, XC5200, Spartan, コンフィギュレーション, フレーム エラー
重要度 : 標準
概要 :
コンフィギュレーション中に FPGA は該当するスタート ビットおよびストップ ビットの各データ フレームをチェックし、デフォルト設定により、CRC (Cyclic Redundancy Check) を実行して、送信されたデータが正しく受信されたことを確認します。 一致しないビットが検出された場合は、コンフィギュレーションは中止され、INIT は Low になってエラーが発生したことを警告します。 この理由は何ですか。
ソリューション
1
次の問題が原因でエラーが発生します。
ビットストリームで誤ったデバイスがターゲットとなっている。
複数のデバイス ファミリで同じデバイス サイズが使用されている場合があります。このため、ファミリ別にビットストリームが異なっています。 たとえば、XC4010D、XC4010A、XC4010E、および XC4010XL はそれぞれ異なるサイズのデータ フレームを持っているため、ビットストリームには互換性がありません。
デザイン インプリメンテーションで、アプリケーション ボード上のデバイスとまったく同じデバイスをターゲットにしていることを確認してください。
2
タイミング違反とクロック グリッチ:
FPGA デバイスを直接メモリ エレメントに接続している場合は、通常、パフォーマンス特性やタイミング仕様は問題ではありません。 しかし、アドレスやデータ パスがセカンダリ デバイスを介する場合や、余分な遅延の影響を受ける場合は、記憶装置エレメントのアクセス タイムが、FPGA デバイスに必要なセットアップ タイムに関連して重要となります。 アプリケーションのコンフィギュレーション データ パスに対するタイミングが、ザイリンクスのプログラマブル ロジック データブックに記載されているコンフィギュレーション スィッチィング特性およびタイミング仕様に準拠していることを確認します。
信号のグリッチは、別のデバイスからのグランド バウンスが原因となって起きるほかの信号の干渉によって発生する場合があります。 FPGA デバイスがデカップルされていることを確認します。 VCC/GND につき 0.1uF および 0.01uF のキャパシタを使用することをお勧めします。キャパシタは FPGA から 1 インチ (約 2.54cm) 以上離れていると効果がないため、できるだけ FPGA に近づけるようにして配置してください。
データのクロックに対するセットアップおよびホールド タイムがデータブックの仕様に合っていることを確認します。 クロック ラインのグリッチに問題がある可能もあります。 デカップル キャパシタをクロック ラインに追加して、高周波のノイズをフィルタにかけます。 50pF で十分です。 グリッチがの周波率が非常に高い範囲にある場合は、オシロスコープ プローブの容量は、それをマスクするのに十分です。 CCLK ラインをプローブしている間にコンフィギュレーションを再度実行してください。
3
逆向きにシフトしたデータ :
DOUT ピンのヘッダの最初の 2 バイトを獲得して、データの向きが逆になっていないかを確認します。 コンフィギュレーション データがバイト ワードでアクセスされ、FPGA に直列にシフトされている場合は、データの向きが反対方向になっていると、DOUT ピンに <0010 0000> の代わりに <0000 0100> が含まれます。 このソリューションは Express Mode コンフィギュレーションでは使用できません。
4
メモリのアルゴリズムが古い :
コンフィギュレーション データの保存先がフラッシュ RAM、EPROM、SPROM などのメモリ デバイスである場合は、正しいデータがエレメントに保存されていることを確認します。 プログラマブル メモリ デバイスには、常にプログラム アルゴリズムをアップデートする必要があります。
新しいデバイスを古いアルゴリズムでプログラムした場合、プログラマがデータを検証しても、不正なデータが保存されてしまいます。 記憶装置エレメントまたはメモリ デバイスの製造元に連絡し、正しいバージョンのアルゴリズムを入手してください。
5
BitGen で Express Mode がイネーブルになっていない。
Express Mode でプログラミングし、-g ExpressMode Enable が BITGEN に設定されていない場合は、フレーム エラーが発生します。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 8158
日付
12/15/2012
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる