UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8258

2.1i:9500 : Hitop:「警告:CPLDFitter - インスタンス <inst> に設定されているプロパティ SLOW が以前に設定した FAST と競合する。

説明

キーワード:9500, fast, slow, slew, 速い, 遅い, スルー

重要度 :標準

概要:

9500 デバイスではスルー レートを高速または低速に設定できます。制約ファイルに次の制約を追加できます。

net <name> slow;

デザインのインプリメンテーションを実行しようとすると、制約は無視され、次のような警告が表示されます。

WARNING:CPLDFitter - The property SLOW set on the instance "<inst>" conflicts with the previous setting FAST. Both settings are ignored in favor of the fitter default.

この警告は FPGA Express を使用して合成した場合に発生します。FPGA Express で出力信号に FAST 属性を追加すると、UCF で SLOW 制約がある場合にフィッタが混乱します。

ソリューション

1

この問題を回避するには、次の操作を実行します。

1) GA Express の合成制約を編集します。
2) [Ports] タブをクリックします。
3) ネットのスルーを設定します。
4) ネットリストにはこのネットの SLOW 属性が追加されています。

2

WebPack に含まれる Xilinx 合成ツール (XST) (http://www.xilinx.co.jp/sxpresso/webpack.htm) ではこの問題は発生しません。

3

また別の解決策として、ネットリストを開き、属性 FAST を SLOW に変更する方法があります。
AR# 8258
日付 06/13/2002
ステータス アーカイブ
種類 一般
このページをブックマークに追加