UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8263

Virtex CLKDLL VHDL シミュレーション - DLL 出力がトグルせず (出力ゼロ); CLKIN が遅延する

説明

キーワード: CLK0, CLK2X, output, stuck, no switching, DLL, SimPrim, 出力, 開始されない, スイッチがない

重要度 : 標準

概要:
2.1i ツールで CLKDLL を使用し、VHDL バックエンド タイミング シミュレーションを実行しています。 DLL が CLKIN に数百ナノ秒遅れてトグルしたり、また、指定した DLL の周期よりも数百ナノ秒長い信号があります。この後、CLKIN は DLL の周期範囲内で変化しますが、出力が遅れ、また、CLK0 や CLK2X といった出力がトグルしません。

ソリューション

これは SimPrim CLKDLL モデルでのエラーです。 CLKIN ピンをシミュレーションする際、 wait ステートメントが表示され、遅延します。 simprim_VITAL.vhd ファイルの中の次の行 (line 1841) をコメントアウトしてください :

wait;

この問題は、次のリリースで修正される予定です。
AR# 8263
作成日 08/31/2007
最終更新日 08/25/2003
ステータス アーカイブ
タイプ ??????