UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 8315

CORE Generator 2.1i C_IP4:RAM ベース シフト レジスタに対し、「FATAL: RPM arrangement for a1/RAM_0/BIT_1 cannot be placed in RPM arrangement for a1/RAM_0 due to resource contention.」というエラー メッセージが表示される。

説明

キーワード: coregen, rpm, ram, based, shift register, ベース, シフト レジスタ

重要度 :標準

概要:
RAM ベース シフト レジスタが、以下のように設定されている場合、

"Create RPM" = true
"Register Final Bit" = true
"Clock Enable" = true
"Sync Controls Override CE" = true
"synchronous_settings" = anything except "none"
"asynchronous_settings" = anything except "none"

CORE Generator で以下のようなエラー メッセージが表示され、コアが生成されません。

FATAL: RPM arrangement for a1/RAM_0/BIT_1 cannot be placed in RPM arrangement for a1/RAM_0 due to resource contention.

ERROR: An internal error has occurred. Please call Xilinx support.

FATAL: Cannot place row template arrangement for a1 because resource assignment is not complete.

ERROR: An internal error has occurred. Please call Xilinx support.

WARNING: Core a1 did not generate product ImpNetlist.

Debug: Implementation netlist failed!!

ERROR: Errors encountered while generating a1 (RAM-based_Shift_Register 1.0). No output files have been generated.

ソリューション

この問題を解決するには、[RPM を作成] をオフにします。ただし、このオプションをオフにするとパフォーマンスが低下する場合があります。
AR# 8315
作成日 12/17/1999
最終更新日 08/24/2001
ステータス アーカイブ
タイプ 一般