AR# 8390

シグナル インテグリティ (すべての FPGA)― グランド バウンスに関連して、信号配置がデバイスでサポートできる SSO の数に与える影響について

説明

キーワード : SSO, simultaneous, switching, output, ground, bounce, input, output, IO, I/O, VCC, GND, bank, placement, power, rail, collapse, noise, 同時, スイッチ, 出力, グランド, バウンス, 入力, 配置, 電源, 降下, ノイズ

重要度 : 標準

概要 :
信号がどこのバンクにあるかは問題ですか? 例えば、8 つの信号があるとします。バンク 1 に 4 つとバンク 2 に 4 つ、あるいはバンク 1 に 8 つあると過程します。 グランド バウンスは、すべての信号がバンク 1 に入っている方が発生しやすいですか。 グランド プレーンにノイズがあると問題になります。グランド プレーンは 1 つしかないため信号配置には関係がないように思われます。

ソリューション

SSO の使用に関する詳細はアプリケーション ノートの 『大規模 FPGA のグランド バウンスの管理』 (Xilinx XAPP689) を参照してください。

信号がリファレンス プレーンを移動する距離を最小に抑えることが最重要なため、高周波で FPGA スイッチを使用する場合は、信号配置が問題になります。 正しく使用されている SSO の数は、有効な VCCO/GND ペアの数および距離に直接関係します(ただし、有効なペア数は実際のペア数とは異なります)。有効なペア数については、デバイス データ シートに記述しています。

VCC/GND ペアに対する IO 数が増加してしまうため、信号を分散して配置することを推奨します。 ある意味、高周波信号はプレーン上のある地点から別の地点へ移動する時間は限られているため、VCC および GND プレーンは理想的なコンダクタではありません。
AR# 8390
日付 12/15/2012
ステータス アクティブ
種類 一般