AR# 8398

4.2i Foundation ロジック シミュレータ - 入力周波数が 100MHz 以上であると Virtex の DLL のタイミング シミュレーションが実行できない。

説明

キーワード: FNDTN, Virtex, CLKDLL, timing, simulation, タイミング, シミュレーション

重要度: 重要

概要:
Virtex CLKDLL のタイミング シミュレーションを実行すると、指定のクロック周波数で正しく動作しますが、正しい周波数を出力できないか、あるいは周波数をまったく出力しません。

ソリューション

これは集中定数回路モデルになってしまうため、発生します。この問題は、次の 2 つの方法で解決できます。
1. トランスポートあるいはトランスペアレント オプションをサポートするシミュレータを使用します。これで小さなクロック パルスがロジックを通過できるようになり、CLKDLL が正しくシミュレーションできます。

2. 環境変数 XIL_PP_OPTIMIZE を True に設定します。

set XIL_PP_OPTIMIZE=1;

次に、タイミング シミュレーション ファイルを再生成します。
AR# 8398
日付 09/17/2002
ステータス アーカイブ
種類 一般